TD Circuits Séquentiels : Bistable D

Voici une réalisation possible d'un bistable D (flip-flop) avec trois bascules SR, de telle sorte que le signal d'entrée D soit copié sur le signal de sortie Q lorsque le signal d'horloge (Clk) passe de 0 à 1 (front montant) ; dans tous les autres cas (le signal d'horloge est stable à 0 ou 1, ou bien passe de 1 à 0), le signal Q est inchangé, même si le signal D est modifié.

Positive Edge Triggered Flip-Flop

(a)

  1. Montrer que la bascule SR, qui est réalisée avec des portes NAND, vérifie les équations suivantes :
  2. On suppose que le signal d'horloge Clk vaut 0. Montrer que S = R = 1 ; compléter sur le diagramme (a) les valeurs des signaux (autres que Q et Q' ) en fonction de D — on notera D' la négation de D.
  3. On suppose que le signal d'horloge Clk passe de 0 à 1. Etudier la propagation de ce changement de signal à travers les différentes portes et écrire les valeurs sur le diagramme (b) ; quelles sont les valeurs de S et R en fonction de D ? En déduire qu'on a bien Q = D .
  4. On suppose que pendant que le signal d'horloge Clk vaut 1, la valeur du signal D change ; étudier la propagation de ce changement de signal à travers les différentes portes et écrire les valeurs sur le diagramme (c) ; montrer que les signaux S et R ne sont pas modifiés.
  5. Reste-t-il des cas à traiter ? Peut-on avoir S = R = 0 ?
Positive Edge Triggered Flip-Flop

Copie (b)

Positive Edge Triggered Flip-Flop

Copie (c)

Corrigé

Versions ppt et pdf (la première est plus animée).